# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-250808

(43) Date of publication of application: 27.09.1996

(51)Int.Cl.

H01S 3/18

(21)Application number: 07-055289

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

15.03.1995


(72)Inventor: TAKAOKA KEIJI

**KUSHIBE MITSUHIRO IZUMITANI TOSHIHIDE** KOKUBU YOSHIHIRO

### (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To reduce leakage currents in a semiconductor device to improve the output of the device by forming an n-type current block layer containing a specific amount of Se as an impurity and ptype current block layer so that the n-type block layer cannot come into contact with an n-type clad layer. CONSTITUTION: On a surface of a p-type InP substrate 1, a mesa stripe is formed and a p-type InP buffer layer 2, an InGaAs active layer 3, and an n-type InP clad layer 4 are formed. In addition, n-type InP buried layers 5 and n-type current block layers 6 are also formed. The current block layers 6 contain Se as an impurity at the concentration of about 8 × 1017cm-3. Then p-type InP clad layers 7 are separately formed on the layers 6 so that the layers 7 cannot come into contact with the layers 6. Then an n-type InP clad layer 8, n-type InGaAs contact layer 9, and n-type electrode 10 are formed.



#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

# 特開平8-250808

(43)公開日 平成8年(1996)9月27日

(51) Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

FI

技術表示箇所

最終頁に続く

H01S 3/18

H01S 3/18

審査請求 未請求 請求項の数3 OL (全 10 頁)


(21)出願番号	特願平7-55289	(71)出願人	000003078	
			株式会社東芝	
(22)出願日	平成7年(1995) 3月15日		神奈川県川崎市幸区堀川町72番地	
	!	(72)発明者	高岡 圭児	
			神奈川県川崎市幸区小向東芝町1番地	株
			式会社東芝研究開発センター内	
		(72)発明者	櫛部 光弘	
			神奈川県川崎市幸区小向東芝町1番地	株
			式会社東芝研究開発センター内	
		(72)発明者	泉谷 敏英	
			神奈川県川崎市幸区小向東芝町1番地	株
			式会社東芝研究開発センター内	
		(74)代理人	弁理士 鈴江 武彦	

## (54) 【発明の名称】 半導体装置およびその製造方法

### (57) 【要約】

【目的】本発明は、漏れ電流の少ない良好な特性を有する埋め込み型の半導体装置を提供することを目的とする。

【構成】頂部に少なくとも活性層およびn型クラッド層が形成されたメサストライプを有するp型 In P 基板と、前記メサストライプの側面を埋め込むように形成され、少なくともn型電流ブロック層およびp型電流ブロック層を有する半導体層とを具備し、前記n型電流ブロック層は、約 $8\times10^{17}$  c  $m^{-3}$ 以上のSeを不純物として含み、前記n型電流ブロック層と前記n型クラッド層とが接触しない構造を有することを特徴としている。



10

#### 【特許請求の範囲】

【請求項1】 頂部に少なくとも活性層が形成されたメ サストライプを有するp型InP基板と、

前記メサストライプの側面を埋め込むように形成され、 少なくともn型電流ブロック層およびp型電流ブロック 層を有する半導体層と、を具備し、

前記n型電流ブロック層は、約8×10<sup>17</sup> c m-3以上の Seを不純物として含み、前記n型電流ブロック層と前 記n型クラッド層とが接触しない構造を有することを特 徴とする半導体装置。

【請求項2】 InPを含む基板上に形成された能動領 域を含む少なくとも2つの能動領域を有する基体と、 前記能動領域の少なくとも一部を他の能動領域から電気 的に分離する分離領域と、を具備し、

前記分離領域は、少なくとも半絶縁性層と、5×1018 ~ 7×10<sup>19</sup> c m<sup>-3</sup>のSeを不純物として含むSe添加 層と有することを特徴とする半導体装置。

【請求項3】 p型InP基板上に少なくとも活性層お よびn型クラッド層を積層膜する工程と、

前記積層膜をメサストライプ状に加工する工程と、 少なくともn型電流ブロック層およびp型電流ブロック 層を有する半導体層を前記メサストライプの側面に埋め 込むようにして形成する工程と、を具備し、

前記n型電流ブロック層に不純物として約8×10<sup>17</sup>c m-3のSeをドーピングすることにより、前記n型電流 ブロック層と前記n型クラッド層とが接触しない構造を 形成することを特徴とする半導体装置の製造方法。

#### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、半導体装置およびその 30 製造方法に関する。

## [0002]

【従来の技術およびその課題】本発明の第1の課題は以 下の通りである。近年、半導体レーザアレイを用いた並 列光伝送が注目されているが、この場合高速動作に有利 なnpnトランジスタで構成される駆動回路と半導体レ ーザアレイとを整合させるために、半導体レーザアレイ をp型半導体基板上に作製することが必要となる。ま た、この場合において、半導体レーザを作製する際に は、素子特性の均一性や量産性に優れた有機金属気相成 40 長法(以下、MOCVD法という)を用いるのが一般的 である。 -

【0003】以下、図9を参照しながら、p型半導体基 板上にMOCVD法を用いて形成した半導体レーザの従 来例を説明する。図9はp型半導体基板上にMOCVD 法を用いて形成した半導体レーザの従来例の構造断面図 であり、この半導体レーザは次のような手順で作製され る。まず、p型InP基板101上にp型InPバッフ ァ層102、発光波長1.3μmのInGaAsP活性 層103、n型InPクラッド層104、およびn型I 50 1) B面の上にはほとんど成長せず、n型InP電流ブ

nGaAsエッチングダミー層を順次MOCVD法によ り形成する。次いで、<011>方向にSiO2マスク をストライプ状に形成した後に、エッチングにより高さ 3μm程度のメサストライプを形成する。

【0004】次いで、SiO2 マスクを残したままの状 態で、メサストライプの側面に選択的にp型InP埋め 込み層105、n型InP電流ブロック層106、およ びp型InP電流ブロック層107を順次MOCVD法 により形成する。次いで、SiO2 マスクおよびn型I nGaAsエッチングダミー層を除去した後に、全面に n型InPクラッド層108およびn型InGaAsコ ンタクト層109をMOCVD法により形成する。最後 に、両面に電極110,111を形成し、基板研磨を行 い、個々の半導体レーザチップに劈開して図9に示す半 導体レーザが作製される。

【0005】このような構造を有する半導体レーザで は、InGaAsP活性層103の両側のpnpnサイ リスタ構造を構成する電流ブロック層106,107に より、電流が効率良くInGaAsP活性層103に注 入される。また、図9に示す構造の半導体レーザにおい 20 て、漏れ電流の少ない良好な素子特性を得るためには、 n型InPクラッド層104とn型InP電流ブロック 層106が分離されていることが重要である。これは、 n型InPクラッド層104とn型InP電流ブロック 層106が接続している場合は、電流ブロックのために 形成される周辺部のpnpnサイリスタ構造に流れる漏 れ電流が非常に大きいからである。この漏れ電流は、高 電流注入時や高温時により顕著であり、高出力動作や高 温動作を実現するためには、n型InPクラッド層10 4とn型InP電流ブロック層106を分離することが 必要不可欠となる。

【0006】次に、InGaAsP活性層103側面に このような構造を形成する様子を図10(A)~(C) を参照しながら説明する(例えば、ELECTRONICS LETTER Vol. 28 No. 19 p 1844に記載されている)。図10

(A) ~ (C) 中の12は、メサエッチングおよび埋め 込み選択成長に用いるSiO2 マスクを示す。まず、最 初に、図10(A)に示すように、メサストライプの側 面にp型InP埋め込み層105を選択的に形成する と、メサストライプ側面に成長速度の非常に遅い(11 1) B面と(221) B面が形成される。次いで、図1 0 (B) に示すように、n型InP電流ブロック層10 6を(221) B面が完全に埋まらない程度に形成す る。最後に、図10 (C) に示すように、p型InP電 流ブロック層107を形成する。

【0007】このようにメサストライブ側面に半導体層 を形成すると、(111) B面上と(221) B面上に おけるn型InPの成長速度が非常に遅いため、二層目 のn型InPは一層目のp型InPで形成された(11

3

ロック層106と n型InPクラッド層104とは接続せずに分離することができる。このように、MOCVD法によるメサストライプ側面の埋め込み成長の過程で現れる成長速度の非常に小さい高次の結晶面を利用することにより、n型InP電流ブロック層106とn型InPクラッド層104とを接続させず、漏れ電流の少ない良好な特性を有する埋め込み型の半導体レーザ素子を得ることができる。

【0008】しかしながら、上記従来例では、メサストライプの高さと形状、p型InP埋め込み層の厚さ、n 10型InP電流ブロック層の厚さをすべて細かく制御する必要がある。例えば、メサストライプ側面に形成される(221)面の長さに対して、n型電流ブロック層の厚さが厚すぎると、n型クラッド層とn型電流ブロック層が繋がってしまう。この場合、メサストライプ側面に形成される(221)面の長さに対して、n型電流ブロック層の厚さを制御する必要がある。このように、従来例においては、メサエッチング条件やMOCVD成長条件等を細かく制御しなければならず、それらの条件において、ごく限られた範囲でしか良好な特性の素子を得るこ 20とができない。

【0009】本発明の第2の課題は以下の通りである。 半導体装置において、一つの活性領域を電気的に絶縁するためには、能動領域の周辺にイオン注入して絶縁化して分離領域を形成するか、能動領域の周辺にメサストライプ構造を形成して分離領域を形成している。

【0010】イオン注入により分離領域を形成する場合、素子の高さ分だけイオンを注入する必要があるので、単…の能動領域が高性能化して素子の高さが高くなると、イオン注入による素子へのダメージが大きくなる。

【0011】 方、メサストライプにより分離領域を形成する場合、素子構造が複雑化、集積化することに伴い、素子表面を平坦化する必要がある。通常、この平坦化の方法としては、メサストライプ側面にポリイミドを埋め込む方法や半導体材料を埋め込んで半絶縁性化する方法が挙げられる。しかしながら、ポリイミドを埋め込む場合には信頼性に問題がある。また、半導体材料を埋め込んで半絶縁性化する場合には、平坦化のために選択成長マスクをオーバーハングさせて、選択成長マスクよりも高く成長しないようにしているが、マスク近傍では、マスク上に到達した原料までが成長而に供給され、原料供給量が多くなり、このため異常成長を起こして平坦な成長ができなくなる。また、選択成長させる面積が広くなると、マスク上にも成膜されてしまい選択性を低下させることになる。

【0012】本発明は上記の点に鑑みてなされたものであり、その第1の目的は、漏れ電流の少ない良好な特性を有する埋め込み型の半導体装置を提供することである。また、本発明の第2の目的は、InP系材料のデバ 50

イスプロセスの精度を向上させることが可能であり、集 精化可能な半導体装置造を提供することである。

[0013]

【0014】また、第1の目的は、p型InP基板上に少なくとも活性層を積層膜する工程と、前記積層膜をメサストライプ状に加工する工程と、少なくともn型電流ブロック層およびp型電流ブロック層を有する半導体層を前記メサストライプの側面に埋め込むようにして形成する工程と、さらにn型のクラッド層を形成する工程とを具備し、前記n型電流ブロック層に不純物として約8×10 $^{17}$ cm $^{-3}$ 以上のSeをドーピングすることにより、前記n型電流ブロック層と前記n型クラッド層とが接触しない構造を形成することを特徴とする半導体装置の製造方法により達成される。

【0015】本発明の第2の目的は、InPを含む基板上に形成された能動領域を含む少なくとも2つの能動領域を有する基体と、前記能動領域の少なくとも一部を他の能動領域から電気的に分離する分離領域とを具備し、前記分離領域は、少なくとも半絶縁性層と、5×10<sup>18</sup> ~7×10<sup>19</sup> cm<sup>-3</sup>のScを不純物として含むSe添加層と有することを特徴とする半導体装置により達成される。

【0016】第1の発明において、活性層、クラッド層、電流ブロック層等の半導体層に用いられる材料としては、AlAs、GaAs、InAs、AlP、GaP、およびInPのうちの少なくとも一つ、あるいはこれらの混晶、またはこれらの材料を組み合わせた多層構造のもの等が挙げられ、その用途に応じて導電型、種類、および不純物濃度等が適宜決定されて使用される。

【0017】第1の発明において、メサストライプの頂部には、少なくとも活性層およびn型クラッド層が形成される。この場合、活性層およびn型クラッド層以外の層としては、光ガイド層、エッチングダミー層等が挙げられる。また、メサストライプ側面に埋め込む半導体層は、少なくともn型電流ブロック層およびp型電流ブロック層を有する。この場合、n型電流ブロック層およびp型電流ブロック層以外の層としては、p型InP埋め込み層、半絶縁性InP層、InGaAlAs層、InGaAsP層、InGaAs層、InGaAsP層、InGaAs層、InAlAs層等が挙げられる。

【0018】第1の発明において、n型電流ブロック層

に含まれるSeの濃度を約8×10<sup>17</sup>cm<sup>-3</sup>以上に設定 する。これは、n型電流ブロック層に含まれるSeの濃 度が約8×10<sup>17</sup> c m<sup>-3</sup>未満であると、n型InPの成 長がコンフォーマルな成長に近付き、n型電流ブロック 層とn型クラッド層とが接触するからである。また、特 に好ましい範囲は、2×10<sup>18</sup>~5×10<sup>19</sup> c m<sup>-3</sup>であ る。なお、この濃度は、メサストライプ形状、MOCV D条件等により異なる。

【0019】第2の発明において、能動領域を構成する 素子としては、半導体レーザ、変調器、光アンプ、導波 10 路、LED、PD、HEMT、HBT、キャパシタン ス、抵抗、トランジスタ、ダイオード等を挙げることが できる。したがって、本発明の第2の発明の半導体装置 は、これらの能動素子の組み合わせにより、半導体レー ザ、光集積化素子、光電気集積化素子(いわゆるOEI C) 、または通常の電気の集積化回路に適用することが できる。

【0020】第2の発明において、分離領域は、例えば 基体に凹部を形成し、そこに少なくとも半絶縁性層およ 合、半絶縁性層およびSe添加層以外の層としては、そ の半導体素子の種類により異なるが、p型InP層、I nAlAs層、InGaAsP層、InGaAs層、あ るいはそれらの組み合わせ等が挙げられる。ここで、半 絶縁性層としては、遷移金属添加のInP、InGaA sP、InAlAs、InGaAs、あるいはその組み 合わせ等を用いることができる。

【0021】第2の発明において、Se添加層に含まれ るSeの濃度を5×10<sup>18</sup>~7×10<sup>19</sup>cm<sup>-3</sup>に設定す る。これは、Se添加層に含まれるSeの濃度が5×1 018 c m-3 未満であると平坦な埋め込みができず、Se の濃度が 7×10<sup>19</sup> c m<sup>-3</sup>を超えると表面の凹凸が激し くなるからである。また、特に好ましい範囲は、1×1  $0^{19} \sim 6 \times 10^{19} \text{ cm}^{-3}$ である。なお、Seの濃度は、 van der Pauw Hall測定法による濃度を意味し、絶対値 としてはファクター3の誤差を含んだ値である。

【0022】第2の発明においては、半絶縁性層および Se添加層を含む埋め込み層を形成する方法としては、 平坦化の要因と推定される水素原子の供給およびSeの 気化を考慮すると、MOCVD法またはCBE (Chemic 40 al Beam Epitaxy ) を用いることが望ましい。

#### [0023]

【作用】本発明の第1の発明の半導体装置は、p型In P基板に形成された活性層およびn型クラッド層を有す るメサストライプの側面を、少なくともn型電流ブロッ ク層およびp型電流ブロック層を有する半導体層で埋め 込んだ構造であって、n型電流ブロック層が、約8×1 0<sup>17</sup> c m<sup>-3</sup>のS e を不純物として含み、n 型電流ブロッ ク層とn型クラッド層とが接触しない構造を有すること を特徴としている。

【0024】n型電流ブロック層が約8×10<sup>17</sup> c m<sup>-3</sup> のSeを不純物として含むことにより、すなわち、n型 電流ブロック層が、Se原料 (例えばH2 Se) の供給 量とn型電流ブロック層中のキャリア濃度との関係を示 すグラフにおいて、比例関係が崩れる(飽和状態)濃度 でSeを不純物として含むことにより、メサストライプ 側面におけるn型InP層の成長が従来以上に抑制さ れ、高出力動作と高温動作を実現するために必要不可欠 なn型クラッド層とn型電流ブロック層との分離が非常 に容易になる。この現象は、Seのドーピング量が多い ほど顕著である。

【0025】本発明の第2の発明の半導体装置は、基体 に形成された少なくとも2つの能動領域間に凹部を形成 し、その凹部(例えばメサストライプ)内に半絶縁性層 と、5×10<sup>18</sup>~7×10<sup>19</sup> c m<sup>-3</sup>のS e を不純物とし て含むSe添加層と有することを特徴としている。

【0026】この分離領域においては、能動領域(活性 領域) 間が半絶縁性層により所望の電極以外電気的に絶 縁されている。また、Se濃度が5×10<sup>18</sup>~7×10 びSe添加層等を埋め込むことにより形成する。この場 20 <sup>19</sup> c m<sup>-3</sup> でSe添加層を形成することにより、分離領域 の凹部において凹部の側面方向への成長が抑制され、凹 部を埋め込む方向 (素子の厚さ方向) への成長が優先的 になされる。したがって、このSe添加層は、分離領域 の凹部を平坦に埋めることができる。このときのScの 濃度とメサストライプ側面との関係を図8(A)~

> (C) に示す。図8 (A) に示すように、Se濃度が本 発明の範囲外である約1×10<sup>18</sup> c m<sup>-3</sup>である場合、選 択成長マスク91をメサストライプ92側面にSe添加 層93を形成すると、Se添加層93のメサストライプ 92側面への成長が、素子厚さ方向への成長と大きな差 なく進んで平坦にS e 添加層 9 3 を埋め込むことができ ない。これに対して、図8(B)および(C)に示すよ うに、Se濃度が本発明の範囲内である場合には、Se 添加層93のメサストライプ92側面への成長が、素子 厚さ方向への成長に比べて抑制されて平坦にSe添加層 93を埋め込むことができる。

【0027】また、本発明の第2の発明の半導体装置に よれば、Se濃度を5×10<sup>18</sup>~7×10<sup>19</sup>cm<sup>-3</sup>に設 定してSe添加層を形成することにより、選択成長マス ク上に多結晶膜が析出する量が極めて少なくなり、広い 面積での選択成長を良好に行うことができる。

### [0028]

【実施例】以下、本発明の実施例を図面を参照して具体 的に説明する。

(実施例1)図1は本発明の第1の発明に係る半導体装 置(半導体レーザ)の一実施例を示す断面図である。図 中1はp型InP基板を示す。p型InP基板1の一方 の主面には、メサストライプが形成されており、このメ サストライプ部には、p型InPバッファ層2、InG 50 a A s P活性層 3、および n 型 I n P クラッド層 4 が順

次積層されている。メサストライプの側面には、p型I nPバッファ層2、InGaAsP活性層3、およびn 型InPクラッド層4と接触するように、p型InP埋 め込み層5が形成されている。p型InP埋め込み層5 上には、n型InP電流ブロック層6が形成されてお り、n型InP電流ブロック層6上には、p型InP電 流ブロック層7が形成されている。このとき、n型In P電流ブロック層6とn型InPクラッド層4とは確実 に分離されている。さらに、この上にn型InPクラッ ド層8が形成されており、その上にはn型InGaAs コンタクト層9を介してn側電極10が形成されてい る。また、p型InP基板1の他方の主面には、p側電 極11が形成されている。

【0029】次に、図2(A)~(F)を参照しなが ら、上記構成の半導体レーザの製造工程と各部の詳細を 説明する。まず、図2(A)に示すように、p型InP 基板1上に、MOCVD法によりp型不純物濃度が1× 10<sup>18</sup> c m<sup>-3</sup>、厚さ2μmのp型InPバッファ層2、 InGaAsP活性層3、n型不純物濃度1×10<sup>18</sup>c  $m^{-3}$ 、厚さ0.  $7 \mu m On 型 In P クラッド層 4、およ$ びn型InGaAsエッチングダミー層13を順次形成 する。

【0030】次いで、図2(B)に示すように、<01 1>方向に幅5μmのSiO2 ストライプ状マスク12 を形成した後、これにエッチングを施して、図2 (C) に示すような高さ3μmのメサストライプを形成する。 このとき、エッチャントとしては、臭素、臭化水素酸、 および水を混合したエッチャントを用い、エッチングは エッチャント中でウエハを静止した状態で行った。

【0031】次いで、図2(D)に示すように、SiO 2 マスク12を残した状態で、MOCVD法によりp型 不純物濃度が1×10<sup>18</sup> c m<sup>-3</sup>、厚さ0. 6 μ m の p 型 InP埋め込み層5、n型不純物濃度が6×1018cm -3、厚さ1. 0 μ m の n 型 I n P 電流ブロック層 6、お よびp型不純物濃度が1×10<sup>18</sup> c m<sup>-3</sup>、厚さ1. 4 μ mのp型InP電流ブロック層7を順次形成するする。 このとき、p型不純物としてはZnを用い、n型不純物 · としてはScを用いた。

【0032】この場合、一層目のp型InP埋め込み層 5を形成したときのメサストライプ側面には、(11 1) B面および(221) B面が現れる。また、二層目 のSeをドーピングしたn型InP電流ブロック層6 は、メサストライプ側面の(111) B面および(22 1) B面上にはほとんど成長しない。Seをn型不純物 として用いることにより、従来に比べてよりいっそう (111) B面および (221) B面上におけるn型I n P電流ブロック層 6 の成長速度が抑制される。

【0033】次いで、図2(E)に示すように、SiO 2 マスク12および In GaAs エッチングダミー層1 3を除去した後に、MOCVD法によりn型不純物濃度 50 【0037】本実施例においては、InGaAsP系の

1×10<sup>18</sup> c m<sup>-3</sup>、厚さ1. 4 μ m の n 型 I n P クラッ ド層8およびn型不純物濃度が1×10<sup>19</sup> c m<sup>-3</sup>、厚さ 0. 5μmのn型InGaAsコンタクト層9を形成す る。最後に、図2 (F) に示すように、n型InGaA sコンタクト層9上にn側電極10を形成し、p型In P基板1上にp側電極11を形成し、さらにこの基板に 研磨処理を施し、個々の半導体レーザに劈開することに より、図1に示す半導体レーザが作製される。

【0034】本発明の第1の発明の半導体装置において 10 は、n型不純物のSeのドーピング量(キャリア濃度) により n 型電流ブロック層の形状が制御される。図3 (A) ~ (C) にn型電流ブロック層のキャリア濃度と n型電流ブロック層の形状との関係を示す。図3(A) はキャリア濃度が~2×10<sup>18</sup> c m<sup>-3</sup>の場合を示し、図 3 (B) はキャリア濃度が~6×10<sup>18</sup> c m<sup>-3</sup>の場合を 示し、図3 (C) はキャリア濃度が~2×10<sup>19</sup> c m<sup>-3</sup> の場合を示す。なお、キャリア濃度はすべて(100) 面上での値である。図3(A)~(C)に示すように、 Seのキャリア濃度が高くなるにしたがって(図3 (A) から図3 (C))、メサストライプ側面でのIn Pの結晶成長が抑制されるようになる。特に、キャリア 濃度が~2×10<sup>19</sup> c m<sup>-3</sup>の場合には、メサストライプ

【0035】このように、Seのキャリア濃度が高くな るにしたがって、メサストライプ側面でのInPの結晶 成長が抑制されることにともない、n型電流ブロック層 とn型クラッド層との間の分離がより確実になされるよ うになる。このため、従来は、n型電流ブロック層とn 型クラッド層とを分離するために、メサストライプの高 さと形状、p型InP埋め込み層の厚さ、n型電流ブロ ック層の厚さ等を精密に制御する必要があったが、本発 明の第1の発明を用いることにより、n型電流ブロック 層とn型クラッド層との間の分離を非常に容易に行うこ とができる。

側面の極近くまでn型InP層6の表面が基板面に対し

てほぼ水平になっている。

【0036】さらに、従来の場合においては、n型電流 ブロック層のキャリア濃度をp型電流ブロック層のキャ リア濃度に対して充分低くしておくことにより、p型不 純物である乙nがn型電流ブロック層に拡散してn型電 流ブロック層を部分的にp型に反転させることができ る。この場合においても比較的容易にn型電流ブロック 層とn型クラッド層との間を分離することができる。た だし、この場合においては、n型電流ブロック層のキャ リア濃度が低いために、pnpn構造の電流ブロック効 果が小さく漏れ電流が大きくなってしまう。しかしなが ら、本発明の第1の発明においては、n型電流ブロック 層のキャリア濃度を非常に高く設定できるため、電流ブ ロック効果が従来に比べていっそう大きく、高出力動作 や高温動作を可能にする。

20

10

1.3ミクロン帯レーザについて説明しているが、他の材料系、他の波長帯を有する半導体レーザについても上記と同様な効果が得られる。

(実施例2)図4は本発明の第2の発明に係る半導体装置の一実施例(半導体レーザアレイ)の概略構成を示す断面図である。本実施例の半導体レーザアレイのレーザ数は1素子内で12であり、ここではその一部分を示す。

【0038】図中23はキャリア濃度が $1\times10^{18}$  c m  $^{-3}$ のp型InPバッファー兼クラッド層である。この層23には、メサストライプが形成されている。このメサストライプの頂部には、組成の異なるG a InAsP層およびG a InAsP層の歪み多重量子井戸構造よりなる活性層22、n型InPクラッド層21が積層されている。活性層22の側面には、横方向の光綴じ込めと信頼性の向上のためにp型埋め込み層24、キャリアトラップのためのS i 添加n型InP層25、および半絶縁性 (Fe添加)InP層26が順次積層されている。

【0039】半絶縁性 InP = 26上には、素子平坦化のために、 $5 \times 10^{19}$  cm $^{-3}$  の高濃度のSe を含む Se 添加埋込層 27 がメサストライプの側部の凹部を埋めるように形成されている。また、Se 添加埋込層 27 上には、高抵抗 InP = 28 が形成されている。さらに、この上にIn 側のクラッド層 29 が形成され、その上にパターン化された  $SiO_2$  絶縁膜 32 が形成されている。また、クラッド In の2 絶縁膜 32 上には、In 側電極 30 が形成されている。

【0040】この半導体レーザの製造工程においては、 pとnの電極を表面から取るために能動領域の側面をp 型埋め込み層24、Si添加n型InP層25、および 半絶縁性 In P層 26を形成し、高濃度のSe添加埋込 層27および高抵抗 InP層28で埋め込んだ後に、n 側のクラッド層29を形成し、その後4回以上のパター ニング、フォトリソグラフィーの工程が必要となる。し かしながら、高濃度のSe添加埋込層27が平坦性に優 れた表面を有するので、高濃度のSe添加埋込層27を 含まない半導体レーザと比べるとはるかに正確にパター ニングを行うことができる。また、Se添加埋込層27 が平坦性に優れることにより、素子表面の剥離等に伴う パーティクルの影響を低減することができる。このた め、従来の素子に比べて優れた特性、特に閾値中温度依 存性の均一性の優れた半導体装置を歩留り良く得ること ができる。これは、Seを高濃度で添加している層が、 半絶縁性 In P層 2 6 の側面に成長することが抑制さ れ、InP基板23の平坦面方向に優先的に成長したた めであると考えられる。

【0041】図5は本発明の第2の発明に係る半導体装 層69が形成されている。また 置の他の実施例の概略構成を示す断面図である。この半 上には、高濃度Sc添加In F 導体装置は、多数の電界効果型トランジスタを集積化し 50 るようにして形成されている。

た半導体装置であり、ここではその一部分を示す。

【0042】図中41は半絶縁性InP基板を示す。半絶縁性InP基板41上には、Fe添加InAlAsバッファー層42、InGaAsチャンネル層43、InAlAsスペーサ層44、InAlAs電子供給層45、InAlAsショットキーコンタクト層46、およびInGaAsオーミックコンタクト層47が順次形成されている。InGaAsオーミックコンタクト層47およびInAlAsショットキーコンタクト層47およびInAlAsショットキーコンタクト層46の一部の領域に、InAlAsショットキーコンタクト層46の途中の深さまでに亘る深さの溝が形成され、その溝内にゲート電極48が形成されている。さらに、前記溝の両側に、InGaAsチャンネル層43まで達する深さのソース電極49およびドレイン電極50が埋設されて形成されている。

【0043】また、上記トランジスタを他の素子から分離する分離領域には、Fe添加InAIAsバッファー層42まで達する凹部が形成されており、その凹部内には、Fe添加InP層51が形成されている。また、Fe添加InP層51上には、高濃度Se添加InP層52がその凹部を埋めるようにして形成されている。また、Fe添加InP層51上には、層間絶縁膜53が形成されており、その上には金属配線54が形成されている。

【0044】上記構成を有する半導体装置においては、 分離領域における表面の平坦化が実現されているので、 金属配線や層間絶縁膜が段差切れを起こすようなことが 無く、歩留り良く素子を集積化することができる。

【0045】図6は本発明の第2の発明に係る半導体装置の他の実施例の概略構成を示す断面図である。この半 導体装置は、ヘテロバイポーラトランジスタであり、こ こではその…部分を示す。

【0046】図中61は半絶縁性InP基板を示す。半絶縁性InP基板61上には、n型コレクタ層62、p型InGaAsベース層63、n型InPエミッタ層64、およびn型InGaAsオーミックコンタクト層65が順次積層されている。この素子領域においては、p型InGaAsベース層63まで除去してn型コレクタ層62に溝を設けてコレクタ領域を形成し、そのコレクタ領域にコレクタ電極68が形成されており、n型InPエミッタ層64まで除去してp型InGaAsベース層63上にベース電極67が形成されており、n型InGaAsオーミックコンタクト層65上にエミッタ電極66が形成されている。

【0047】また、上記トランジスタを他の素子から分離する分離領域には、半絶縁性InP基板61まで達する凹部が形成されており、その凹部内に半絶縁性InP層69が形成されている。また、半絶縁性InP層69上には、高濃度Sc添加InP層70がその凹部を埋めるようにIT形成されている。

つの素子の電流狭窄層を一つの素子分離領域が兼ねてい るので、高濃度Se添加領域を半絶縁性層で覆うことに より、素子の構造設計が容易になるようにしている。

【0048】この構造を有するデバイスは、工程が複雑 になるので本発明の効果は絶大である。特に、能動領域 数が増えて素子構造が複雑になるほど、本発明の効果は 顕著となる。また、本実施例の半導体装置を用いてマイ クロ波領域の周波数における動作を試みたところ、Se 濃度が高いほど高速動作が可能となることが確認され た。これは、Se添加層のキャリア濃度が高いので、能 動領域間に遮蔽効果が働くからであると考えられる。

【0055】上記の例では、能動領域および分離領域を 形成した後、導波路を再成長で形成している。本発明は この点で特に効果を発揮する。すなわち、従来の素子で は、分離領域を形成した後は平坦性が悪いので、混晶の 組成(ここでは、GaInAsP)を精密に制御するこ とは難しい。このため、混晶組成を有する材料が必要な 領域では、平坦部をウェハに一回目の成長で形成し、不 要な領域を削り取り、その上に素子を形成している。し かしながら、本発明の第2の発明を用いることにより、 一旦表面に凹凸ができても平坦に埋め込むことができる ので、再び混晶組成を有する材料を用いる能動領域の形 成が可能となる。このため、従来に比べて素子の設計の 自由度が増し、図7に示すような三次元的デバイスの構 成が可能となる。

12

【0049】図7は本発明の第2の発明に係る半導体装 置の他の実施例の概略構成を示す断面図である。この半 10 導体装置は、半導体レーザ、変調器、および導波路が集 積化されたものであり、ここではその一部分を示す。

> 【0056】図7の例では、能動領域は二段としている が、さらにエッチングと再成長を繰り返して三段以上の 能動領域を設けてもよい。また、このようなデバイス構 造は、光デバイスに限るものではなく、例えば図5およ び図6に示すような電子デバイス、あるいはその他の電 子デバイスにも適用することができる。

【0050】図中71は半絶縁性InP基板を示す。半 絶縁性 In P基板 71上には、レーザ用コンタクトオー ミックp型InGaAs層72、p型InP層73、レ ーザ活性層 74、 n型 I n P層 75、変調器用活性層 7 6、p型InP層77、およびp型InGaAsオーミ ックコンタクト層78が順次形成されている。

> 【0057】本発明の第2の発明は、本実施例において 挙げた材料、デバイス構造に限られるものではなく、種 々の電子、光デバイスに適用可能である。例えば、光デ バイスと電子デバイスとが集積化されたデバイス構造に も適用可能であり、光デバイスとしては、半導体レー ザ、変調器、導波路と共に、受光素子や、増幅器、スイ ッチ、検波器、あるいはこれらを組合わせたデバイスに も適用可能である。また本実施例では、InPでの埋め 込みの例を挙げているが、本発明の第2の発明は、分離 領域にSeないしSを高濃度に添加した層を形成すれば よく、GaAs等のように、Ga、Al、In、P、A s をそれぞれ組み合わせた材料系においても適用可能で ある。ただし、この場合には、材料系により個々にSe やSの濃度範囲、あるいはその混晶材料系等が決定され る。

【0051】変調器側(図7の紙面向かって左側)およ び半導体レーザ側(図7の紙面向かって右側)の一方の 側方(外側)には、それぞれ変調器においてはn型 I n P層75に達する凹部が形成されており、半導体レーザ においてはp型InP層73に達する凹部が形成されて いる。この両方の凹部内には、第1の半絶縁性 In P埋 め込み層79が形成されており、第1の半絶縁性InP 埋め込み層79上には、第1の高濃度Se添加InP層 80がその凹部を埋めるようにして形成されている。

[0058]

【0052】一方、変調器と半導体レーザとの間には、 半絶縁性 In P基板 7 1まで達する凹部が形成されてお り、その凹部内には、第2の半絶縁性InP埋め込み層 81が形成されており、第2の半絶縁性 In P埋め込み 層81上には、第2の高濃度Sc添加InP層82、半 絶縁性InP屬83、光導波層84、および半絶縁性I n P層85がその凹部を埋めるようにして順次形成され ている。

【発明の効果】以上説明した如く本発明の第1の発明の 半導体装置は、頂部に少なくとも活性層およびn型クラ ッド層が形成されたメサストライプを有するp型InP 基板と、前記メサストライプの側面を埋め込むように形 成され、少なくともn型電流ブロック層およびp型電流 ブロック層を有する半導体層とを具備し、前記n型電流 ブロック層は、約8×10<sup>17</sup> c m<sup>-3</sup>以上のS e を不純物 として含み、前記n型電流ブロック層と前記n型クラッ ド層とが接触しない構造を有するので、n型電流ブロッ ク層とn型クラッド層との間の分離を非常に容易に実現 であるので、素子間の絶縁が重要となる。ここでは、ニ 50 することができる。これにより、高出力動作と高温動作

【0053】さらに、レーザ用コンタクトオーミックp 型InGaAs層72、n型InP層75、変調器用活 性層76、p型InGaAsオーミックコンタクト層7 8、および半絶縁性 In P層 85 が部分的に露出するよ うにしてSiO2 絶縁膜86が形成されている。また、 露出されたp型InGaAsオーミックコンタクト層7 8上には、p側電極87が形成されており、露出された 変調器用活性層76上には、n側電極88が形成されて おり、露出されたn型InP層75上には、n側電極8 9が形成されており、露出されたレーザ用コンタクトオ ーミックp型InGaAs層72上には、p側電極90 が形成されている。

【0054】上記構造を有するデバイスにおいては、半 導体レーザと変調器が順バイアス素子と逆バイアス素子 が可能な素子を非常に容易に得ることができるようにな

【0059】また、本発明の第2の発明の半導体装置 は、ІпРを含む基板上に形成された能動領域を含む少 なくとも2つの能動領域を有する基体と、前記能動領域 の少なくとも一部を他の能動領域から電気的に分離する 分離領域とを具備し、前記分離領域は、少なくとも半絶 縁性層と、5×10<sup>18</sup>~7×10<sup>19</sup>cm<sup>-3</sup>のSeを不純 物として含むSe添加層と有するので、素子分離領域を 平坦に形成できるようになり、プロセスが容易になり、 従来よりも高性能の素子を再現性良く均一に得られると 共に、従来と比べ素子設計の自由度が増し、三次元的な 素子を得ることが可能となる。

【0060】すなわち、本発明の第2の発明によれば、 一つの素子の中に複数の活性領域を有する半導体装置に おいて素子間の電気的絶縁のために表面に凸凹が発生 し、この凸凹を無くすために凸凹部分を半導体層により 埋め込もうとしても平坦化を行うことが難しく、その後 にパターニングやリソグラフィの工程、層間絶縁膜の形 成を行うことが難しいことや、平坦化後に三次元的にデ 20 バイスを積層形成することが難しいという問題を解決で きる。

#### 【図面の簡単な説明】

【図1】本発明の第1の発明に係る半導体装置の一実施 例を示す断面図。

【図2】(A)~(F)は図1に示す半導体装置の製造 工程を示す断面図。

【図3】 (A) ~ (C) はSe 濃度の違いによるn型電 流ブロック層の形状を示す断面図。

例(半導体レーザアレイ)を示す断面図。

【図5】本発明の第2の発明に係る半導体装置の他の実 施例を示す断面図。

【図6】本発明の第2の発明に係る半導体装置の他の実 施例を示す断面図。

【図7】本発明の第2の発明に係る半導体装置の他の実 施例を示す断面図。

【図8】 (A) ~ (C) は本発明の第2の発明における Se濃度と選択成長後の表面形状の平坦性の関係を説明 する説明図。


【図9】従来の半導体レーザの概略構成を示す断面図。 【図10】(A)~(C)はメサストライプ側面の埋め 込み成長過程を示す断面図。

14


#### 【符号の説明】


1…p型InP基板、2…p型InPバッファ層、3… InGaAsP活性層、4…n型InPクラッド層、5 …p型InP埋め込み層、6…n型InP電流ブロック 層、 7…p型InP電流ブロック層、8…n型InPク ラッド層、9…n型InGaAsコンタクト層、10… n側電極、11…p側電極、12…SiO2 マスク、1 3…n型InGaAsエッチングダミー層、21…n型 In Pクラッド層、22…活性層、23…p型In Pバ ッファー兼クラッド層、24…p型埋め込み層、25… Si添加n型InP層、26…半絶縁性InP層、27 …Se添加埋込層、28…高抵抗InP層、29…n側 のクラッド層、30…n側電極、31…p側電極、3 2, 86 ··· SiO2 絶縁膜、41,61,71 ··· 半絶縁 性InP基板、42…Fe添加InAlAsバッファー 層、43…InGaAsチャンネル層、44…InAl Asスペーサ層、45…InAlAs電子供給層、46 …InAlAsショットキーコンタクト層、47…In GaAsオーミックコンタクト層、48…ゲート電極、 49…ソース電極、50…ドレイン電極、51…Fe添 加InP層、52, 70, 80…高濃度Se添加InP 層、53…層間絶縁膜、54…金属配線、62…n型コ レクタ層、63…p型InGaAsベース層、64…n 型InPエミッタ層、65…n型InGaAsオーミッ クコンタクト層、66…エミッタ電極、67…ベース電 【図4】本発明の第2の発明に係る半導体装置の一実施 30 極、68…コレクタ電極、69,83,85…半絶縁性 In P層、72…レーザ用コンタクトオーミックp型I nGaAs層、73…p型InP層、74…レーザ活性 層、75…n型InP層、76…変調器用活性層、77 …p型InP層、78…p型InGaAsオーミックコ ンタクト層、79…第1の半絶縁性InP埋め込み層、 81…第2の半絶縁性InP埋め込み層、82…第2の 高濃度Se添加InP層、84…光導波層、87,90 …p側電極、88,89…n側電極、91…選択成長マ スク、92…メサストライブ、93…Se添加層。

[図6]




[図7]







【図8】




(A) Se 濃度略 1 x 10 <sup>18</sup> cm<sup>-3</sup> 以下



(B) Se濃度略 5×10<sup>18</sup>cm<sup>-3</sup>



【図10】



(C) Se 漢皮略 2 × 10<sup>19</sup>cm<sup>3</sup>

フロントページの続き

# (72) 発明者 国分 義弘

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成13年11月9日(2001.11.9)

【公開番号】特開平8-250808

【公開日】平成8年9月27日(1996.9.27)

【年通号数】公開特許公報8-2509

【出願番号】特願平7-55289

【国際特許分類第7版】

H01S 5/30

[FI]

H01S 3/18

#### 【手続補正書】

【提出日】平成13年3月30日(2001.3.3 0)

#### 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 頂部に少なくとも活性層が形成されたメ サストライプを有するp型InP基板と、

前記メサストライプの側面を埋め込むように形成され、 少なくともn型電流ブロック層およびp型電流ブロック 層を有する半導体層と、を具備し、

前記n型電流ブロック層は、約8×10<sup>17</sup> c m<sup>-3</sup>以上の Seを不純物として含み、前記n型電流ブロック層と前 記n型クラッド層とが接触しない構造を有することを特 徴とする半導体装置。

【請求項2】 InPを含む基板上に形成された能動領 域を含む少なくとも2つの能動領域を有する基体と、

前記能動領域の少なくとも一部を他の能動領域から電気 的に分離する分離領域と、を具備し、

前記分離領域は、少なくとも半絶縁性層と、5×10<sup>18</sup> ~ 7×10<sup>19</sup> c m<sup>-3</sup>の S e を不純物として含む S e 添加 層とを有することを特徴とする半導体装置。

【請求項3】 p型InP基板上に少なくとも活性層お よびn型クラッド層の積層膜を形成する工程と、

前記積層膜をメサストライプ状に加工する工程と、

少なくともn型電流ブロック層およびp型電流ブロック 層を有する半導体層を前記メサストライプの側面に埋め 込むようにして形成する工程と、を具備し、

前記n型電流ブロック層に不純物として約8×10<sup>17</sup>c m-3のSeをドーピングすることにより、前記n型電流 ブロック層と前記n型クラッド層とが接触しない構造を 形成することを特徴とする半導体装置の製造方法。

【請求項4】 少なくとも活性層とn型クラッド層とが 形成されたメサストライプを有するp型InP基板と、 前記メサストライプの両側面を埋め込むように形成され た半導体層と、を具備し、

前記半導体層は少なくともInP系化合物半導体でつく られたn型電流ブロック層とInP系化合物半導体でつ くられたp型電流ブロック層とInP系化合物半導体で つくられたp型埋め込み層とを有し、前記n型電流ブロ ック層はおよそ8×10<sup>17</sup> c m<sup>-3</sup>以上のS e を不純物と して含有し、前記n型電流ブロック層及び前記n型クラ ッド層は相互に接触しておらず、前記p型埋め込み層は 前記n型電流ブロック層が成長を抑制される表面を有し ていることを特徴とする半導体装置。

【請求項5】 p型InP基板上に少なくとも活性層と n型クラッド層との積層膜を形成する工程と、

前記積層膜をメサストライプ形状へと加工する工程と、 少なくとも不純物としておよそ8×10<sup>17</sup> c m<sup>-3</sup>以上の Seでドープされた In P系化合物半導体でつくられた n型電流ブロック層と In P系化合物半導体でつくられ たp型電流ブロック層とInP系化合物半導体でつくら れたp型埋め込み層とを形成して、前記メサストライプ の両側面を埋め込む工程と、を具備し、

それにより、前記n型電流ブロック層と前記n型クラッ ド層とが相互に接触せず且つ前記 p 型埋め込み層が前記 n型電流ブロック層の成長を抑制する表面を有した構造 を形成することを特徴とする半導体装置の製造方法。